(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-87402

(43)公開日 平成7年(1995)3月31日

(51) Int.Cl.6

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 4 N 5/335

P

審査請求 未請求 請求項の数7 OL (全 20 頁)

(21)出願番号

特願平6-168161

(22)出願日

平成6年(1994)7月20日

(31)優先権主張番号 特願平5-179272

(32)優先日

平5 (1993) 7月20日

(33)優先権主張国

日本(JP)

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 江川 佳孝

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(72)発明者 遠藤 幸雄

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(72)発明者 松長 誠之

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内


(74)代理人 弁理士 鈴江 武彦

(54)【発明の名称】 固体撮像装置と撮像システム

(57)【要約】

【目的】 S/Nを劣化させずに動解像度を改善するこ とができ、高画質の再生像が得られる固体撮像装置を提 供すること。

【構成】 光電変換時間を制御できる固体撮像装置にお いて、半導体基板上に複数の感光画素PDを配列してな る固体撮像素子と、この固体撮像素子を駆動すると共に 該素子の光電変換時間を制御する駆動回路と、固体撮像 素子における光電変換時間の長い信号Qa に対して所定 レベル以上をクリップし、クリップした信号と光電変換 時間の短い信号Qb を加算する機構(I-CCD)と、 加算した信号Qa +Qb を増幅して出力すると共に、光 電変換時間の短い信号Qb に対する増幅率A2 を光電変 換時間の長い信号Qa に対する増幅率A1 より大きく設 定した信号処理回路とを具備してなることを特徴とす る。



【特許請求の範囲】

【請求項1】半導体基板上に複数の感光画素を配列してなる固体撮像素子と、この固体撮像素子を駆動すると共に該素子の感光画素の光電変換時間を制御する駆動回路と、この駆動回路により複数の光電変換時間を有する信号を得て、光電変換時間の長い第1の信号に対して所定レベル以上をクリップすると共に、このクリップした信号と光電変換時間の短い第2の信号を加算する手段と、該手段により加算した信号を増幅して出力する際に、第2の信号に対する増幅率を第1の信号に対する増幅率より大きく設定した信号処理回路とを具備してなることを特徴とする固体撮像装置。

【請求項2】半導体基板上に複数の感光画素を配列してなる固体撮像素子と、この固体撮像素子を駆動すると共に該素子の感光画素の光電変換時間を制御する駆動回路と、この駆動回路により複数の光電変換時間を有する信号を得て、光電変換時間の長い第1の信号に対して所定レベル以上をクリップすると共に、このクリップした信号と光電変換時間の短い第2の信号を加算する手段と、該手段により加算した信号を増幅して出力する際に、第20信号に対する増幅率を複数に分けて異ならせ、少なくとも一部を第1の信号に対する増幅率よりも大きくし、かつ加算した信号レベルの増大に伴い増幅率が順次小さくなるよう設定した信号処理回路とを具備してなることを特徴とする固体撮像装置。

【請求項3】前記固体撮像素子は複数フィールド周期で動作し、前記感光画素の光電変換時間の制御はフィールド単位で光電変換時間の長い信号と光電変換時間の短い信号を交互に出力するものであることを特徴とする請求項1又は2に記載の固体撮像装置。

【請求項4】請求項1又は2に記載の固体撮像装置と、前記固体撮像素子及び駆動回路に同期パルスを与える同期パルス発生回路と、前記固体撮像素子の受光部に被写体の像を結像するレンズと、前記同期パルス発生回路からの同期パルスに応じて動作し、前記信号処理回路の出力信号を元にビデオ信号を作成するプロセスアンプとを具備してなることを特徴とする撮像システム。

【請求項5】半導体基板上に複数の感光画素を配列してなる固体撮像素子と、この固体撮像素子を駆動すると共に該素子の感光画素の光電変換時間を制御する駆動回路 40 と、この駆動回路により複数の光電変換時間を有する信号を得て、光電変換時間の長い第1の信号と光電変換時間の短い第2の信号を別々に出力する手段と、第2の信号に対する増幅率を第1の信号に対する増幅率より大きく設定して各々の信号を増幅し、増幅した信号を加算して1つの信号にする信号処理回路とを具備してなることを特徴とする固体撮像装置。

【請求項6】半導体基板上に複数の感光画素を配列してなる固体撮像素子と、この固体撮像素子を駆動すると共に、垂直方向に隣接する画素の一方の光電変換時間をT 50

b、他方の光電変換時間をTa+Tc(=Tb)に設定し、かつフィールド毎に各々の画素で光電変換時間をTbとTa+Tcに交互に切り替える駆動回路と、光電変換時間Tbで得られる信号Qb及び光電変換時間Tcで得られる信号Qcを加算した信号Qb+Qcと光電変換時間Taで得られる信号Qaとを別々に出力する手段と、信号Qaに対する増幅率を信号Qb+Qcに対する増幅率より大きく設定して各々の信号を増幅し、増幅した信号を加算して1つの信号にする信号処理回路とを具備してなることを特徴とする固体撮像装置。

2

【請求項7】請求項5又は6に記載の固体撮像装置と、前記固体撮像素子及び駆動回路に同期パルスを与える同期パルス発生回路と、前記固体撮像素子の受光部に被写体の像を結像するレンズと、前記同期パルス発生回路からの同期パルスに応じて動作し、前記信号処理回路の出力信号を元にビデオ信号を作成するプロセスアンプとを具備してなることを特徴とする撮像システム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、固体撮像装置に係わり、特に感光画素の光電変換時間を異ならせて動解像度の向上をはかった固体撮像装置とそれを用いた撮像システムに関する。

[0002]

30

【従来の技術】CCD(電荷転送素子)等を用いた固体 撮像素子は、小型、軽量、高信頼性、保守がしやすい等 の多くの特徴があり、広い分野の電子式カメラに応用さ れている。また、最近ではHD-TVカメラ(高精細テ レビジョンカメラ)用としても開発され、実用化されて いる。

【0003】HD-TVカメラでは、多画素、ワイド画面(アスペクト比9:16)で高精細な画像が得られているため、動いている被写体を撮像した時に、システムによる動解像度の劣化が著しく、画質を大幅に低下させる。この対策として従来、NTSC方式では固体撮像素子の感光画素の光電変換時間を可変する電子シャッタ動作が採用されている。しかしながら、電子シャッタ動作では信号量が減少するため、S/Nが劣化する問題がある。この問題を以下に、簡単に説明する。

【0004】標準動作では、撮像素子の感光画素の光電変換時間を1/60秒として動作させている。この時間に被写体が移動すると、モニタ再生像上で動いた被写体がボケてしまい、システム上の動解像度が劣化する。この対策として電子シャッタ動作により、例えば光電変換時間を1/10(通常1/125~1/1000秒に可変できる)として動作させる。この場合、光電変換時間が1/10となり信号量も1/10と大幅に減少するため、S/Nが大幅に劣化する。

[0005]

50 【発明が解決しようとする課題】このように現在のテレ

ビカメラでは、動いている被写体を撮像した時にシステムによる動解像度の劣化が発生し、画質を著しく低下させる。特に次世代のHD-TVカメラでは、ワイド画面で高精細な画像が得られるため、動解像度の劣化による画質はさらに悪くなる。この対策として電子シャッタ動作があるが、感度が低下するためゲインアップによるノイズの増加や、レンズ絞りを開くことにより焦点深度が浅くなるなどの問題がある。

【0006】本発明は、上記事情を考慮してなされたもので、その目的とするところは、S/Nの劣化を抑えて動解像度を改善させることができ、高画質の再生像が得られる固体撮像装置とそれを用いた撮像システムを提供することにある。

[0007]

【課題を解決するための手段】上記課題を解決するために本発明は、次のような構成を採用している。即ち本発明(請求項1)は、固体撮像装置において、半導体基板上に複数の感光画素を配列してなる固体撮像素子と、この固体撮像素子を駆動すると共に該素子の感光画素の光電変換時間を制御する駆動回路と、この駆動回路により複数の光電変換時間を有する信号を得て、光電変換時間の長い第1の信号に対して所定レベル以上をクリップすると共に、このクリップした信号と光電変換時間の短い第2の信号を加算する手段と、該手段により加算した信号を増幅して出力する際に、第2の信号に対する増幅率を第1の信号に対する増幅率より大きく設定した信号処理回路とを具備してなることを特徴とする。

【0008】また本発明(請求項2)は、固体撮像装置において、半導体基板上に複数の感光画素を配列してなる固体撮像素子と、この固体撮像素子を駆動すると共に該素子の感光画素の光電変換時間を制御する駆動回路と、この駆動回路により複数の光電変換時間を有する信号を得て、光電変換時間の長い第1の信号に対して所定レベル以上をクリップすると共に、このクリップした信号と光電変換時間の短い第2の信号を加算する手段と、該手段により加算した信号を増幅して出力する際に、第2の信号に対する増幅率を複数に分けて異ならせ、少なくとも一部を第1の信号に対する増幅率よりも大きくし、かつ加算した信号レベルの増大に伴い増幅率が順次小さくなるよう設定した信号処理回路とを具備してなることを特徴とする。

【0009】また本発明(請求項4)は、上記構成の固体撮像装置を用いた撮像システムにおいて、固体撮像素子及び駆動回路に同期パルスを与える同期パルス発生回路と、固体撮像素子の受光部に被写体の像を結像するレンズと、同期パルス発生回路からの同期パルスに応じて動作し、信号処理回路の出力信号を元にピデオ信号を作成するプロセスアンプとを具備してなることを特徴とする。

【0010】ここで、本発明の望ましい実施熊様として 50 る。

は、次のものがあげられる。

- (1) 固体撮像素子はフィールド周期で動作し、フィール ド単位で光電変換時間の長い信号と光電変換時間の短い 信号を交互に出力する。
- (2) 固体撮像素子はフィールド周期で動作し、各フィールドにおいて光電変換時間の長い信号と光電変換時間の 短い信号を出力する。
- (3) 固体撮像素子は複数フィールド周期で動作し、複数フィールド単位で光電変換時間の長い信号と光電変換時間の短い信号を交互に出力する。例えば、2フィールドで1フレームを構成し、フレーム単位で1フィールド期間蓄積した信号と2フィールド期間蓄積した信号を交互に出力する。
- (4) 固体撮像素子は垂直方向に隣接する2 画素の信号を加算するものであり、各画素はフィールド毎に光電変換時間が長いものと短いものに交互に切り替わり、かつ隣接する加算画素では光電変換時間が異なっている。

【0011】また本発明(請求項5)は、固体撮像装置において、半導体基板上に複数の感光画素を配列してなる固体撮像素子と、この固体撮像素子を駆動すると共に該素子の感光画素の光電変換時間を制御する駆動回路と、この駆動回路により複数の光電変換時間を有する信号を得て、光電変換時間の長い第1の信号と光電変換時間の短い第2の信号を別々に出力する手段と、第2の信号に対する増幅率を第1の信号に対する増幅率より大きく設定して各々の信号を増幅し、増幅した信号を加算して1つの信号にする信号処理回路とを具備してなることを特徴とする。

【0012】また本発明(請求項6)は、固体撮像装置において、半導体基板上に複数の感光画素を配列してなる固体撮像素子と、この固体撮像素子を駆動すると共に、垂直方向に隣接する画素の一方の光電変換時間をTb、他方の光電変換時間をTa+Tc(=Tb)に設定し、かつフィールド毎に各々の画素で光電変換時間をTbとTa+Tcに交互に切り替える駆動回路と、光電変換時間Tbで得られる信号Qb及び光電変換時間Tcで得られる信号Qcを加算した信号Qb+Qcと光電変換時間Taで得られる信号Qaとを別々に出力する手段と、信号Qaに対する増幅率を信号Qb+Qcに対する増幅率より大きく設定して各々の信号を増幅し、増幅した信号を加算して1つの信号にする信号処理回路とを具備してなることを特徴とする。

【0013】また本発明(請求項7)は、上記構成の固体撮像装置を用いた撮像システムにおいて、固体撮像素子及び駆動回路に同期パルスを与える同期パルス発生回路と、固体撮像素子の受光部に被写体の像を結像するレンズと、同期パルス発生回路からの同期パルスに応じて動作し、信号処理回路の出力信号を元にビデオ信号を作成するプロセスアンプとを具備してなることを特徴とす

【0014】ここで、本発明の望ましい実施態様としては、次のものがあげられる。

- (1) 水平方向に隣接する感光画素間には感光画素の信号 電荷を垂直方向に転送する垂直CCDがそれぞれ配置され、これらの垂直CCDの端部には、垂直CCDで転送 された信号電荷を水平方向に転送するための水平CCD が2本配置されていること。
- (2) 垂直方向に隣接する感光画素の一方の光電変換時間が長く、他方の光電変換時間が短いこと。
- (3) 垂直方向に隣接する感光画素の一方の光電変換時間 10 が長く、他方の光電変換時間が短く、かつ各々の画素においてフィールド毎に光電変換時間が交互に切り替えられること。

[0015]

【作用】本発明(請求項1~4)によれば、固体撮像素子の駆動において電子シャッタ動作を利用しているため、動いている被写体を撮像した時に発生する動解像度の劣化が防止できる。さらに、固体撮像素子の信号処理において、光電変換時間が短い信号に対する増幅率を上げることにより、モニタ再生画像で目立ちやすい小信号レベルのノイズを増加させないため、S/Nの劣化を防止できる。つまり、従来の電子シャッタ動作とは異なり、S/Nの劣化を招くことなく動解像度の向上をはかることができ、より高画質の再生像を得ることが可能となる。

【0016】また本発明(請求項5~7)によれば、固体撮像素子では光電変換時間が短い信号で動解像度の良い信号が得られ、光電変換時間が長い信号でS/Nの良い信号が得られる。この2つの信号を信号処理回路で加算する時、ノイズがモニタ再生画像で目立ちやすい小信 30号レベルではS/Nの良い信号成分を多くすることでS/Nの劣化を防止する。さらに、ノイズがモニタ再生画像で目立ち難い大きな信号レベルでは動解像度が良い信号成分を多くする。このようにして、S/Nの劣化を抑えて動解像度の向上をはかることができ、より高画質の再生像を得ることが可能となる。

[0017]

【実施例】以下、本発明の実施例を図面を参照して説明 する。

(実施例1)図1は本発明の第1の実施例に係わる固体 40 撮像装置を示す概略構成図であり、撮像素子部と信号処理部を示している。撮像素子部はFIT-CCDとなっており、感光画素PD、イメージ部の信号電荷転送部である垂直CCD(I-CCD)、1フィールド期間のメモリ部(M)、信号電荷を排出するためのドレイン(ID)、メモリ部(M)と水平CCD(H-CCD)間の分離ゲート(BGゲート)、出力信号リセットトランジスタ(R)、オンチップアンプ(A)などで構成される。

【0018】また、FIT-CCDの出力信号SigOSの 50 ャッタ動作によりQb の動解像度の良い信号が得られ

6

信号処理回路(信号再生回路)は、増幅率の異なるA1 ,A2 のアンプと、その出力を切換えて1つの信号とするスイッチS1 ,S2 と、入力信号SigOSの所定レベルを検出するコンパレータCと、コンパレータCの出力を反転するインバータNと、出力信号SigMの高レベルをクリップするホワイトクリップ(W. CLIP)回路で構成されている。

【0019】 イメージ部は4相の駆動パルス(ϕ I 1 ϕ I 4)、ストレージ部も4相の駆動パルス(ϕ S 1 ϕ ϕ S 4)、また水平CCDは2相パルス(ϕ H 1 、 ϕ H 2)で駆動される。これらの駆動パルスは、図示しない駆動回路から供給される。

【0020】このFIT-CCDでは、感光画素PD部で光電変換時間Ta, Tbの期間蓄積した信号電荷を第1の信号読出し及び第2の信号読出しでI-CCD部へ転送する。感光画素PDの光電変換時間は、第1フィールドではPD1がTb期間、PD3がTa期間とし、第2フィールドではPD1がTa期間、PD3がTb期間とし、信号電荷の蓄積を行う。

20 【0021】本実施例におけるFIT-CCDの第 (I)の動作方式を図2に示す。VBLはプランキング信号、φI1,φI3はイメージ部の感光画素PD1,PD3から信号を垂直CCD(I-CCD)に転送するゲートとI-CCDの4相駆動の転送ゲートを兼ねた電極に印加するパルス、PD1,PD3はそれぞれ感光画素PD1,PD3の信号電荷量を示している。

【0022】第1フィールド期間にPD1 に蓄積された信号電荷Qは、 ϕ I1 のP11パルスでI - CCDに読出され、高速転送排出パルスSOによってFIT-CCDのID部より排出される。従って、信号として用いるQb 電荷はP11とP12期間のTb 期間のみ蓄積される。PD3 における信号電荷Qa は、 ϕ I3 のP32パルスからP33パルスのTa 期間蓄積される。

【0023】そして、P12, P33のパルスでI-CCD に説出されI-CCDで加算される。さらに、高速フレーム転送パルスFTでメモリ部へ転送され、水平CCD を経て出力される。水平CCDの出力信号SigOSとしては、Qa とQb を加算した信号が得られる。なお、この信号を図SigOS0 (SigOS1) に示しておく。

0 【0024】また、第2フィールドでは第1フィールド と逆に、PD1でTa期間の信号Qaを、PD3でTb 期間の信号Qbを蓄積する動作を行う。これらの動作に よりPD1とPD3の信号の重み付けが異なり、垂直解 像度が向上するメリットがある。

【0025】PD1, PD3の信号電荷Qa, Qb がQkpレベルでクリップされるように、φI1, φI3のVfsレベルをセットする。Qkpレベル以下の小信号レベルではQaにより光電変換時間が長くなり、S/Nの良い信号が得られる。Qkpレベル以上の大信号では、電子シャック製作によりCbの製解像度の良い信号が得られ

る。これらの信号(Qa , Qb)を加算した出力信号では、動解像度が良くS/Nの劣化しない信号が得られる。

【0026】ここで、上記のクリップ動作をより詳しく説明する。図3は、FIT-CCDの画素部の断面図とポテンシャル図を示している。図3(a)の画素部は、p型の基板に感光画素PD部とCCD転送部がn型で形成され、感光画素PD部の信号読出しはI-CCD部の転送電極と同じφI1,φI3のポリSi電極と共通化している。

【0027】第1フィールドのt3時の感光画素PD1 , PD3 の信号電荷の蓄積状態を、図3 (b) に示す。PD部でオーパフローした信号電荷は、I-CCDへ流れ込む。図3 (c) のt4時には、PD1部で蓄積した信号電荷をφI1のゲートにVfs電圧を印加し、ポテンシャルをφfsレベルとしI-CCDへ読出す。PD3部では、図3 (b) と同様にオーパフローした信号電荷QはI-CCD部へ流れ出す。即ち、大きな信号電荷をクリップした状態となる。このレベルは、φI1,3の印加電圧VIIレベルを制御し、ポテンシャルφIIを変化 20させることで制御できる。

【0028】図3 (d) のt5 時には、I-CCDの信号電荷の排出と光電変換時間の短い信号電荷Qb をPD 1 部で蓄積する。そして、図3 (e) のt6 時にφ I1 , φ I3 のゲートにVfs電圧 (ポテンシャルφfs) を印加してI-CCD部に読出す。この動作により、PD 1 部で光電変換時間の短い信号電荷Qb を、PD3 部では大きな信号電荷をクリップしたQa が得られる。クリップ信号レベルは、ポテンシャルφfs-φH で制限されるため、φfs又はφH のレベルのいずれかを制御しても 30 よい。

【0029】図4は、I-CCD部のポテンシャルゆと感光画素PDで光電変換した信号電荷Qを示している。第1フィールド期間では、感光画素PD1でTb期間の光信号が光電変換されQbが蓄積される。また、感光画素PD3ではTa期間の光信号が光電変換されQaの信号電荷が蓄積される。

【0031】第2フィールド期間の光電変換は、第1フ 下の信号のS/Nを劣化させない信号が得られる ィールドと光電変換時間を入れ替えて、感光画素PD1 で、モニタの再生画像で目立ちやすいノイズ成分 でTa期間、PD3でTb期間とし、信号電荷をそれぞ にVkpよりも小さいため、クリップレベルVkp以 れQa, Qb蓄積する。 t1時には、第1フィールドと 50 幅率を上げることによるノイズの増大は殆どない。

8

同様に I-CCD部に信号電荷 Qa , Qb を読出す。 t 2 時には、第1フィールドとは異なり、 ϕ I 1 , ϕ I 2 , ϕ I 3 を ϕ B レベルとし、 ϕ I 4 を ϕ L レベルとする。すると、第1フィールド時と異なった感光画素の信号質荷 Qa + Qb の信号が得られる。

【0032】この結果、CCDの出力信号は、図5(a)に示すQaとQbを加算した信号が得られる。この出力信号SigOSはVkpレベル以下がQa+Qbの成分で、Vkp以上の信号がQbの成分で構成される。

10 【0033】次に、FIT-CCDの出力信号SigOSの信号処理回路(信号再生回路)の動作について説明する。この回路は図1に示すように、増幅率の異なるA1,A2のアンプ、スイッチS1,S2、コンパレータC、インパータN、ホワイトクリップ(W.CLIP)回路で構成されている。

 $[0\ 0\ 3\ 4]$ 入力信号SigOSがVkpレベルより小さい時、コンパレータCO出力がHレベルとなりスイッチS1 をONにする。このとき、インバータNO出力は、LレベルとなりスイッチS2 はOFFにする。このときの出力信号 $SigM = SigOS \times A1$ (増幅率)となる。

【0035】また、入力信号SigOSがVkpレベルより大きいときは、コンパレータCの出力がLレベルとなりスイッチS1をOFFにする。一方、インパータNの出力はHレベルとなりスイッチS2をONにする。このときの出力信号はSigM = SigOS×A2(増幅率)となる。出力信号SigM が大きくなり過ぎたときは、ホワイトクリッパ(W、CLIP)回路にてVW.C.レベル以上の信号をクリップする。

【0036】この信号再生回路動作による光電変換特性 (光入力に対する信号の変化を表わす特性)を図5 (b)に示す。クリップレベルVkp以上で増幅率を上げることにより、光電変換時間の短い信号に対する増幅率が上がり、光入力に対する出力信号の傾きも大きくなっている。

【0037】FIT-CCDの出力信号SigOSは、異なった光電変換時間の信号(Qa+Qb)を加算しているため、光入力レベルIkp以上で傾きを持った信号となる。信号処理回路の出力信号SigMは、アンプの増幅度をA2>A1とし、Vkpレベルで切換えているため、Vkp点で傾きのない出力信号SigMが得られる。また、出力信号SigMは、Vw.cレベルで高レベルの信号をクリップしている。

【0038】出力信号SigN は、Vkpレベル以上の信号は、光電変換時間が短い信号Qb の成分であり、動解像度の良い信号が得られる。また、Vkpレベル以下では光電変換時間が長い信号Qa の成分であり、Vkpレベル以下の信号のS/Nを劣化させない信号が得られる。ここで、モニタの再生画像で目立ちやすいノイズ成分は一般にVkpよりも小さいため、クリップレベルVkp以上で増幅変を上げることによるノイズの増大け降どない

【0039】一般にモニタ再生像上のノイズは、10% 程度以下の低信号レベルではノイズが、100%信号レ ベル時に比較して約10倍検知しやすくなっている。こ のシステム的な特徴を生かして、例えば10%以下の信 号を光電変換時間を1/60秒と長くしてノイズの少な い信号とし、10%以上の信号を光電変換時間を1/1 0 (1/600秒) とし、動解像度の良い信号を得る。 そして、信号再生回路にてVkp点を標準信号Mの10% に設定することによって、10%以上の信号の増幅度を 10%以下の信号の10倍としてモニタで再生すること 10 で、モニタ再生画像上でS/Nの劣化がなく、動解像度 の良い信号が得られる。

【0040】このように本実施例によれば、システム的 な特徴を生かした、低信号レベルと高信号レベルの光電 変換時間を異ならせた撮像素子の駆動と、髙信号レベル の信号(光電変換時間の短い信号)の増幅度を大きくす る信号再生回路により、SN比の劣化がなく動解像度の 良いモニタ再生画像が得られるようになる。

(実施例2)次に、本発明の第2の実施例について説明 する。基本的な回路構成は図1と同様であるが、この実 20 施例では、撮像素子部の動作方式が異なっている。本実 施例における撮像素子部の動作方式(II)を図6に示 す。この方式は、第(I)の方式より信号量を2倍に増 大させることができる(Qa, Qb とも)。

【0041】PD1 では、光電変換時間Ta とTb の両 方の信号Qal, Qblが得られるように、φ I1 のP11に Vfs1 を印加し、P12にVfs2 の電圧を印加する。同様 にPD3 でも、φ I 3 のP31にVfs1、P32にVfs2 を 印加しQa3, Qb3の信号電荷を得る。そして、I-CC D内で図4と同様にQa1, Qb1, Qa3, Qb3を加算し、 FIT-CCD出力信号SigOSでQa +Qb が得られ る。Qa (Qa1+Qa3) は、1フィールド期間の長い時 間蓄積した信号であり、Qb (Qb1+Qb3) はTb 期間 の電子シャッタ動作で得た信号である。

【0042】Qa のクリップ信号レベルVkpはP11, P 31のVfs1 電圧が設定する。Qkpより大きな信号電荷 は、Vfs1 より大きな読出し電圧Vfs2 で読出す。FI T-CCDの出力SigOSでは、Qkpより小さな信号Qa は1フィールド期間蓄積したS/Nの良い信号が得ら れ、Qkpより大きな信号Qb はTb 期間の電子シャッタ 動作した動解像度の良い信号が得られる。

【0043】図7に、本実施例におけるクリップ動作を 説明するために、FIT-CCDの画素部の断面図とポ テンシャル図を示す。図7(a)は図3(a)と同じ構 成となっている。

【0044】図7 (b) のt1時には、感光画素PDで 光電変換した信号電荷を蓄積している。図7(c)のt 2 時には、読出しゲートI-CCD (φ I1, φ I3) に Vfs1 電圧を印加(ポテンシャルφfs1)し、φfs1 以上の信号電荷をI-CCD部へ読出す。即ち、Qa の 50 点より傾きを持たせて圧縮できるアンプA6 のゲイン設

10

信号は、φſs1 以上の大きな信号電荷をクリップした動 作ができる。

【0045】そして、図7(d)のt3時に再び光電変 換時間の短い信号電荷Qb をPD部に蓄積する。さら に、図7 (e) のt4 時にI-CCD (φI1, φI3)にVfs2 電圧を印加(ポテンシャルφfs2)し、Qa +Qb の信号電荷をI-CCD部に読出す。

【0046】なお、図7(c)のt2時にクリップ動作 を行わない小さな信号電荷の時には、Qa の信号の光電 変換時間がTa + Tb となる。クリップ動作時には、Q a の信号の光電変換時間がTa、Qb の光電変換時間が Tb となる。

(実施例3) 図8は、本発明の第3の実施例に係わる撮 像システムの回路構成を示すプロック図である。この装 置は、光信号を集光するレンズ41、FIT-CCD4 ·2、カメラ用同期パルス発生回路43、CCD駆動Aパ ルス発生回路44、Bパルス発生回路45、駆動パルス ミックス回路46、CCDドライバ47、信号再生回路 48、プロセスアンプ50で構成される。

【0047】感光画素PD1, PD3 の光電変換時間 (蓄積時間) Ta, Tb の制御は、駆動Aパルス発生回 路(光電変換時間Ta) 44と駆動Bパルス発生回路 (光電変換時間Tb) 45の出力をパルスミックス回路 46でミックスすることにより行われ、同時にCCD4 2をドライバ47で駆動できる。

【0048】CCD42の出力信号SigOSは、信号再生 回路48内でレベルスライス回路C4, C5, C6 を使 って3つに分離され、増幅度の異なったアンプA4, A 5 , A6 により増幅される。A4 , A5 , A6 によりそ れぞれ増幅された信号出力Sig1 , Sig2 , Sig3 を加 算回路51で加算し、SigN として信号再生回路48よ り出力する。そして、プロセスアンプ50にて黒レベル セット、γ補正、BLK処理などを行い、ビデオ出力信 号を得る。

【0049】この信号再生回路48の入力信号SigOSと 出力信号SigM の光電変換特性を図9に示す。SigOS は、出力信号Vkp以下がS/Nの良いSigA で、Vkp以 上が動解像度の良いSigB が得られる。光電変換時間が 異なるためVkp点によって光入力レベルに対して傾きを 持った (knee特性) SigOSが得られる。この動作によ り、飽和入力光量が Imlから Im2に増大する利点もある ことが分かる。従来の飽和光量はImlである。

【0050】信号再生回路48では、入力光量のIkp点 以下をSig1、Ikp~Imlの範囲をSig2、Iml以上を Sig3 と分離し、信号処理している。標準のビデオ出力 信号 (700mVp-p、100%) レベルをVm とし、 光入力レベル0~Im までが信号再生回路出力で傾きが 直線に変化するようにアンプA4 , A5 のゲインを調整 し、Sig3 のレベルは、モニタで再生できるようにVm

30

る。

定とする。

【0051】以上の駆動方式と信号再生回路により、モニタ上でノイズ検知レベルの高い小さな信号レベル(Vkp点以下)はS/Nの良い信号Qaの成分とし、ノイズが比較的検知しづらい大きな信号レベル(Vkp点以上)は、動解像度の良い信号Qbの成分とすることでモニタ再生像上でS/Nの劣化がなく、動解像度の良い信号が得られる。

(実施例4)次に、本発明の第4の実施例について説明する。基本的な回路構成は図1と同様であるが、この実 10 施例では、撮像素子部の動作方式が異なっている。本実施例における撮像素子部の動作方式(III)を図10に示す。

【0052】この方式は、光電変換時間の長い方の感光 画素の光電変換時間Taを1フレーム(2フィールド) 期間とし、S/Nの良い信号Qaを得る。さらに、光電 変換時間の短い方の感光画素では光電変換時間Tbを1 フィールド期間とし、信号Qbを得る。この方式を用い ることによって動解像度の劣化なしにS/Nを改善できる。

【0053】なお、本発明は上述した各実施例に限定されるものではない。実施例では、感光画素を垂直方向で加算して、インタレース撮像方式で説明したが、全感光画素の信号を独立に順次読出すプロプレススキャン撮像方式にも適用することができる。光電変換時間は、長い方も短い方も任意に設定できる。例えば、短い方の光電変換時間を1/30秒、長い方の光電変換時間を1/15秒とすることや、また短い方の光電変換時間を1/60秒よりも短くすることなども可能である。また、異なった光電変換時間を3つ以上とすることで、信号レベル30に対応した動解像度の改善ができる。

【0054】また、信号処理回路はアナログ処理方式で説明したが、これをデジタル処理にすることで信号再生動作が確実に実行でき、被写体に対応した動作が簡単に行えるようになる。さらに、光電変換部にアモルファスシリコンなどの光電変換膜をCCD上部に積層した光電変換膜積層型CCDにも用いることができる。また、本発明ではFIT-CCDで説明したが、FIT-CCDに限らず、IT-CCDなどにも適用できる。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施す 40 ることができる。

(実施例5)図11は、本発明の第5の実施例に係わる 固体撮像装置の概略構成図であり、撮像素子部と駆動回 路部及び信号処理部を示している。撮像素子部は、イン ターライン転送型CCD(IT-CCD)10を用い、 感光画素PD11、信号電荷Qを転送するための垂直C CD(V-CCD)12と2線方式の水平CCD(H-CCD)13、信号電荷Qを電圧に変換して出力するた めのオンチップアンプA14、また感光画素PD11の 余分な信号を掃出するためのドレインSD15からな 50 12

【0055】駆動回路部は、CCDの駆動タイミング発生回路16とV-CCD用ドライパ17からなる。また、信号処理部は、2線出力信号Sa, Sb に対応して利得の異なるアンプ18と2線出力信号Sa, Sb を1線出力信号Sn にするための加算回路19からなる。

【0056】タイミング発生回路16では、感光画素11のPD1, PD2に入射する光を信号電荷に変換し、蓄積するための光電変換時間Ta, Tbの2種類を発生させる。このとき、光電変換時間はTa \leq Tbとなるように設定する。そして、ドライバ17(17a,17b)を使って感光画素11のPD1の光電変換時間をTaとし、PD2の光電変換時間をTbに設定する。この結果として感光画素PD1, PD2で得られた信号電荷を、Qa,Qbとする。

【0057】上記の信号電荷Qa, Qb を垂直CCD12を動作させ2本の水平CCD13(13a,13b)へ別々に転送する。具体的には、信号電荷Qaを水平CCD13aに転送し、信号電荷Qbを水平CCD13bに転送する。そして、水平CCD転送電極ゆH1, ゆH2にパルスを印加し、オンチップアンプ14(14a,14b)へ転送して電圧に変換し、信号電荷Qaを電圧信号Sa、信号電荷Qbを電圧信号Sbとして撮像素子より出力する。

【0058】光電変換時間が短かい信号Saは、光電変換時間の長い信号Sbより動いている被写体の解像度(動解像度)が良い。しかし、光電変換時間が短かいため信号レベルがSbと比較して小さくなる。そこで、信号処理部で動解像度は良いが信号レベルが小さいSaの信号のアンプゲインをGaとし、動解像度は良くないが信号レベルが大きいSbの信号のアンプゲインをGbとする。このとき、アンプゲインをGa≧Gbと設定し、そのアンプ出力を加算回路19を用いて1線出力信号Smとする。この動作により、Smの信号では動解像度の良い信号が得られる。従来の電子シャッタ動作と異なり、光電変換時間の短い信号Saに光電変換時間の長い信号Sb成分を混合するためS/Nが改善できる。

【0059】図12に、本実施例におけるIT-CCDの動作図を示す。VBLは同期信号の垂直プランキング信号、Pta, Ptbは感光画素PDa, PDbの光電変換時間を制御するためのパルス、Qpda, Qpdbは感光画素PDa, PDbに時間的に蓄積する信号電荷量を示している。

【0060】感光画素PDaの信号電荷は、まず第1フィールド期間中に替積した信号電荷をPtaのパルスP1によって垂直CCDに読み出し、掃出ドレインSDに読み出す。そして、次のP2パルスまでの期間のTa時間に再替積した信号電荷Qaが信号電荷となる。Qaの信号電荷は、電子シャッタが動作した信号となるため、動解像度の良い信号が得られる。

50 【0061】一方、感光画素 P Db の信号電荷は1フィ

ールド期間中ずっと蓄積し、PtbのP3 パルスで垂直C CDへ転送する。この信号電荷Qb は、光電変換時間が 長く信号電荷量が大きいため、S/Nの良い信号が得ら れる。そして、これらの信号電荷Qa, Qbは、垂直C CD及び水平CCDを経てオンチップアンプで電圧に変 換しCCDより出力する。

【0062】次に、第2フィールドも第1フィールドと 同じ動作を行い、動解像度の良い信号電荷Qa と信号電 荷量の大きいQb の信号を得る。図13に本実施例にお ける信号処理部の動作を示す。横軸に入射光量、縦軸に 10 各部の信号電圧を示す。図13(a)は、IT-CCD 10の2線出力信号の一方Saの信号を示す。また、図 13 (b) にもう一方のSb の信号を示す。Saの信号 は信号レベルは小さいが動解像度の良い信号が得られ る。一方、Sb の信号は、動解像度は良くないが信号レ ベルが大きいため、S/Nの良い信号が得られる。

【0063】次に、Saの信号をGa倍した信号を図1 3 (c) に示す。また、Sb の信号をGb 倍(この時は ×1) した信号を図13 (d) に示す。この2つのアン プのゲインがGa > Gb となっているため、Ga × Sa 信号では、動解像度の良い信号レベルが増大している。

【0064】そして、2つの信号(Ga×Sa+Gb× Sb) を加算した信号Smでは、動解像度の良い信号成 分Sa とS/Nの良い成分Sb により、従来の電子シャ ッタ動作と違い、動解像度を改善してもS/Nの良い信 号が得られる。例えば、光電変換時間をTa:Tb=1/10:1とし、アンプゲインをGa:Gb=10:1とすることで、動解像度を約10倍改善することができ

(実施例6) 図14は、本発明の第6の実施例に係わる 30 固体撮像装置を示す概略構成図である。 なお、図11と 同一部分には同一符号を付して、ここではその説明は省 略する。

【0065】本実施例が第5の実施例と異なる点は、タ イミング発生回路16にフィールドFI毎にTaとTb を切換えるスイッチを設けたことにある。この駆動によ り、第1フィールドでは、感光画素PD1 で信号電荷Q a を、PD2 で信号電荷Qbを蓄積する。次の第2フィ ールドでは、感光画素PD1 で信号電荷Qb を、PD2 で信号電荷Qa を蓄積する。これらの信号電荷Qa , Q 40 b を信号処理部で加算することによって、垂直方向で1 画素ずれ、さらに信号の重み付けが光電変換時間をTa <Tb とした時、信号電荷量をQa <Qb となるため、 垂直解像度が向上する。その他は、第5の実施例と同じ 構成で同じ動作を行う。

【0066】図15に、本実施例におけるIT-CCD の動作図を示す。感光画素 PD1 の信号電荷を読み出す パルス(又は、信号電荷の蓄積時間を定めるパルス)P F1は、光電変換時間Tb とTa がフィールド毎に入れ

14

F2 は、PF1 とインターレース関係でTa とTb がフ ィールド毎に入れ替わる。

【0067】このような駆動パルスによって、感光画素 PD1 に蓄積される信号電荷Qfd1は、フィールド毎に Qb とQa が入れ替わる。また、感光画素PD2 の信号 電荷Qfd2 は、フィールド毎にQfd1 と反対にQa とQ b が入れ替わる。信号処理は、図13と同様の処理を行 う。

(実施例7) 図16は、本発明の第7の実施例に係わる 固体撮像装置を示す概略構成図である。なお、図11と 同一部分には同一符号を付して、ここではその説明は省 略する。

【0068】本実施例の装置構成は、第6の実施例であ る図14と同じである。第6の実施例と異なる点は、第 1フィールドでは感光画素 PD1 の信号電荷を P1 パル スにより読み出した後、PD2 側へ転送する。そして、 感光画素 PD2 の信号電荷を P3 パルスで読み出した時 に加算することである。

【0069】第5及び第6の実施例では、P1 パルスで 読み出した信号電荷をSD部へ排出していたが、本実施 例ではこれを信号電荷Qb として用いることで、さらに Qbの信号電荷量を大きくできS/Nを改善できる。第 2フィールドでは、第6の実施例と同様、垂直方向に1 画素ずらして第1フィールドと同様の動作を行う。その 他は、第6の実施例と同じ動作を行う。

【0070】図17に、本実施例におけるIT-CCD の動作図を示す。動作的には、第6の実施例と同じで、 第6の実施例で排出していた信号電荷QC を垂直CCD で信号電荷Qb'と加算してQb の信号とすることで、S /Nの良い信号電荷Qb が増加し、さらにS/Nの良い 信号が得られる。

(実施例8) 図18 (a) に、本発明の第8の実施例に おける信号処理部の構成を示す。撮像素子と駆動部に は、第5~第7の実施例を適用できる。

【0071】CCD出力信号Sa はVak点をニー (kne e) ポイントとしてVak以上の信号増幅度を大きくする 二一伸長回路を通す。一方、信号Sb はVbk点を二一ポ イントとして、Vbk以上の信号増幅度を小さくするニー 圧縮回路を通す。そして、得られたそれぞれの信号Sak とSbkを加算回路で加算してSm信号とする。

【0072】本実施例における入射光量に対する出力信 号の特性を、図19 (a)~(e)に示す。図19 (a) にCCD出力信号Sa を示す。信号レベルは小さ いが、動解像度の良い信号が得られる。図19 (b) に CCD出力信号Sb を示す。信号Sa よりSb の方が光 電変換時間が長い分だけ大きな信号レベルが得られる。 このため、S/N比の良い信号がSb より得られる。

【0073】次に、図19 (c) に示すように、Sa 信 号が入射信号 Ik より大きな入射光量の時(Vakレベル 替っている。また、感光画素 PD2 を読み出すパルス P 50 以上)増幅度を大きくする。即ち、入射光量が I k より

も大きくなった時、二一伸長回路により増幅度を大きく して二一伸長動作を行う。これにより、K点(Vak以 上)より傾きが大きくなる信号Sakが得られる。

【0074】一方、図19 (d) に示すように、Sb 信 号が入射信号 IK より大きな入射光量の時(Vbkレベル 以上) 増幅度を小さくする。即ち、入射光量がIk より も大きくなった時、二一圧縮回路により増幅度を小さく して二一伸長動作を行う。これにより、K点(Vbk以 上)より傾きが小さくなる信号Sbkが得られる。

【0075】そして、2つの信号SakとSbkを加算して Sm 信号が得られる。Sm 信号は、図19 (e) に示す ように入射光量が Ik より小さい時、動解像度の良い信 号成分Sa を小さくし、S/Nの良い信号成分Sb を大 きくする。また、入射光量が I k より大きい時、動解像 度の良い信号成分Sa を大きくし、S/Nの良い信号成 分Sb を小さくすることもできる。

【0076】このような信号処理により、モニタ上でノ イズが目立ちやすい小さな信号レベルではS/Nを良く し、ノイズが比較的目立ちにくい大きな信号レベルは、 動解像度の良い信号成分Saを大きくし、動解像度の改 20 善効果をより大きくすることができる。

(実施例9) 図18 (b) に、本発明の第9の実施例に おける信号処理部の構成を示す。撮像素子と駆動部に は、第5~第7の実施例を適用できる。

【0077】CCD出力信号Sa はアンプによりG倍す る。一方、信号Sb は、 r 回路により入射光量が小さい 時は増幅度を大きくし、入射光量が大きい時の増幅度が 小さくなるように増幅する。そして、2つの信号(G×

【0078】本実施例における入射光量に対する出力信 30 号の特性を、図20 (a) ~ (e) に示す。CCD出力 信号Sa とSb は図20 (a) と図20 (b) に示す。 これらの特性は、図19の(a)(b)と同じである。 図20(c)では、入力信号SaをG倍して直線的に増 加する信号GSa を示す。一方、図20(d)では、S b の信号がγ回路により入射光量が小さい時に増幅度が 大きく、入射光量が大きくなるにしたがって増幅度が小 さくなるような r Sb の特性が得られる。

【0079】 この2つの信号(G×Sa と r×Sb)を 加算して1つの信号Sm を得る。このSm 信号の特性を 40 図20(e)に示す。本実施例では、第8の実施例と同 様にモニタ上でノイズが目立ちやすい小さな出力信号レ ベルでは、動解像度の良い信号成分Sa レベルを小さく し、S/Nの良い信号Sb 成分を大きくしている。ま た、モニタ上でノイズが目立ちにくい大きな出力信号レ ベルでは、動解像度の良い信号成分Sa レベルを大きく し、S/Nの良い信号Sb 成分を小さくすることで、動 解像度の改善効果を高めている。その他の信号処理方式 を用いて信号Sa 成分とSb 成分比を変えることでも、 同様の動解像度の改善ができる。

16

(実施例10) 図18 (c) に、本発明の第10の実施 例における信号処理部の構成を示す。撮像素子と駆動部 には、第5~第7の実施例が適用できる。

【0080】CCD出力信号Saは、二一圧縮回路によ りVak以上の信号増幅度を小さくする。そして、Vamレ ベルより大きくなった時にクリップ動作を行う。この回 路で得られた信号をSakとする。そして、Sb 信号は高 レベルクリップ回路によりVbmより大きな信号をクリッ プする。その出力をSbm信号とし、2つの信号SakとS 10 bmを加算した信号をSm 信号とする。

【0081】本実施例における入射光量に対する出力信 号の特性を、図21 (a) ~ (e) に示す。CCD出力 信号Sa の特性を図21 (a) に示し、Sb の特性を図 21 (b) に示す。信号Sb は入射光量 Im より大きな 信号は飽和してしまいVbm'でクリップした信号とな る。このとき、クリップレベルが画素毎に大きく異なる ため、18(c)に示した高レベルクリップ回路により 図21 (d) に示すようにVbmレベルでクリップするよ うにする。このときの最大入射光量を、Imとする。

【0082】一方、CCD出力信号Sa は光電変換時間 が短かいため、入射光量が I m' より大きくなっても飽和 せずにVam'まで増加する。この信号を利用して、ニー 圧縮回路により図21 (c) に示すように入射光量 I m より大きな信号の増幅度を小さくする。即ち、K点より 大きな信号を圧縮した動作を行う。また、Sakの信号も Vamレベルでクリップし、画素毎の飽和のバラツキをカ ットする。

【0083】そして、2つの信号を加算した信号Sm は、図21(e)の特性を示す。最大入射光量を従来の Im よりN倍大きなレベルまで信号が得られる。例え ば、信号Sa の光電変換時間を1フィールドの1/10 に設定することで、最大入射光量が約10倍(N=1 0) 向上できる。

(実施例11) 図22は、本発明の第11の実施例に係 わる撮像システムの回路構成を示すプロック図である。 この実施例は、第3の実施例のような撮像システムを構 成するに際し、第5~第7の実施例における固体撮像装 置を用いたものである。具体的には、光信号を集光する レンズ20、IT-CCD10、カメラ用同期パルス発 生回路21、タイミング発生回路16, CCDドライバ 17、信号再生回路28、プロセスアンプ22で構成さ

【0084】光電変換時間Ta, Tb の制御は同期パル ス発生回路21からの同期パルスを受けるタイミング発 生回路16で行い、同時にCCD10をドライバ17に より駆動する。CCD10の出力信号Sai, Sb を信号 再生回路28内で利得の異なるアンプ18で増幅し、加 算回路19により合成し、信号Sm として出力する。そ して、プロセスアンプ22にて黒レベルセット、ァ補

【0085】このような構成であっても、第5~第7の 実施例と同様な効果が得られるのは勿論のことである。 なお、本発明は上述した各実施例に限定されるものでは ない。実施例では、撮像素子にIT-CCDを用いた が、IT-CCDに限らずFIT-CCDなどにも適用 できる。また、光電変換部にアモルファスシリコンなど の光電変換膜をCCD上部に積層した光電変換膜積層型 CCDにも用いることができる。また、撮像素子の出力 信号を別々に取り出すために2線出力方式を用いたが、 3線出力方式でもよく、1線出力方式で時間的に分割し 10 て光電変換時間の異なる信号を出力してよい。

【0086】また、実施例では感光画素での光電変換時 間の異なる信号を別々の画素で蓄積したが、同一の画素 を用いても実施できる。さらに実施例では、インターレ ース方式で説明したが、ノンインターレース方式でも実 施できる。また、光電変換時間単位をフィールド単位と したが、数フィールド単位でもフレーム単位、数フムー ム単位でも任意に長い光電変換時間と短かい光電変換時 間を設定することができる。

【0087】また、信号処理回路はアナログ処理方式で 20 説明したが、これをデジタル処理にすることで信号処理 方式の自由度が増大する。さらに、メモリを使用するこ とで長い光電変換時間の信号や静止している信号を加算 することで、さらにS/Nの良い信号が得られる。その 他、本発明の要旨を逸脱しない範囲で、種々変形して実 施することができる。

[0088]

【発明の効果】以上詳述したように本発明(請求項1~ 4) によれば、低信号レベルと高信号レベルの光電変換 時間を異ならせた撮像素子の駆動と、高信号レベル以上 30 の信号(光電変換時間の短い信号)の増幅度を大きくす る信号処理回路を用いることによって、動いている被写 体を撮像した時に発生する動解像度の改善がS/Nの劣 化なしに実現できる。つまり、S/Nの劣化を招くこと なく動解像度を改善させることができ、高画質の再生像 が得られる固体撮像装置を実現することが可能となる。

【0089】また、本発明(請求項5~7)によって、 光信号の光電変換時間を異ならせた撮像素子の駆動によ り、動解像度の良い信号と信号レベルの減少を抑えたS /Nの良い信号を撮像素子より出力する。そして、信号 40 処理回路を用いて2つの信号を加算し1つの信号とす る。この時、モニタ上でノイズが目立つ小さな信号レベ ルでは、S/Nの良い信号成分を大きくする。また、ノ イズが目立ちにくい大きな信号レベルでは、動解像度の 良い信号成分を大きくなるように加算する。この動作に よりS/Nの劣化を抑えて動解像度を改善させることが でき、高画質の再生像が得られる固体撮像装置を実現す ることが可能となる。

【図面の簡単な説明】

【図1】第1の実施例に係わる固体撮像装置を示す概略 50 I-CCD…垂直信号電荷転送部

構成図。

【図2】第1の実施例における固体撮像装置の第(I) の動作方式を示す図。

18

【図3】第1の実施例におけるクリップ動作を説明する ためのもので、FIT-ССDの画素構成とポテンシャ ルを示す図。

【図4】第1の実施例におけるI-CCD部のポテンシ ャル

・

と

感光

画素

P

D

で

光電変換

した信号

電荷

Q

を
示す

【図5】第1の実施例における信号再生回路動作による 光電変換特性(光入力に対する信号の変化を表わす特 性)を示す図。

【図6】第2の実施例における固体撮像装置の第(II) の動作方式を示す図。

【図7】第2の実施例におけるクリップ動作を説明する ためのもので、FIT-ССDの画案構成とポテンシャ ルを示す図。

【図8】第3の実施例に係わる撮像システムの回路構成 を示すプロック図。

【図9】第3の実施例における信号再生回路の入力信号 SigOSと出力信号SigM の光電変換特性を示す図。

【図10】第4の実施例における固体撮像装置の第(II I) の動作方式を示す図。

【図11】第5の実施例に係わる固体撮像装置を示す概 略構成図。

【図12】第5の実施例におけるIT-CCDの動作図 を示す図。

【図13】第5の実施例における信号処理部の動作を示

【図14】第6の実施例に係わる固体撮像装置を示す概 略構成図。

【図15】第6の実施例におけるIT-CCDの動作図 を示す図。

【図16】第7の実施例に係わる固体撮像装置を示す概 略構成図。

【図17】第7の実施例におけるIT-CCDの動作図 を示す図。

【図18】第8~第10の実施例における信号処理部の 構成を示す図。

【図19】第8の実施例における入射光量に対する出力 信号の特性を示す図。

【図20】第9の実施例における入射光量に対する出力 信号の特性を示す図。

【図21】第10の実施例における入射光量に対する出 力信号の特性を示す図。

【図22】第11の実施例に係わる撮像システムの回路 構成を示すプロック図。

【符号の説明】

PD…感光画素

H-CCD…水平信号電荷転送部

M…1フィールド期間のメモリ部

I D…信号排出用ドレイン

BG…分離ゲート

A…オンチップアンプ

R…リセットトランジスタ

A1, A2 …アンプ

S1, S2 …スイッチ

C…コンパレータ

N…インパータ

W. CLIP…ホワイトクリップ回路

10…インターライン転送型CCD(IT-CCD)

20

11…感光画素PD

12…垂直CCD (V-CCD)


13…水平CCD (H-CCD)


14…オンチップアンプ


15…ドレインSD


16…駆動タイミング発生回路


【図1】













【図8】







Gb×Sb 加算出力 H-CCDB 13b H-CCDA タイミング発生回路 Ga×Sa Qb~ Qb~ 18a ゲイン Go ≧ Gb ドライバ 170 ۰Qa PD2 <u>[]</u> PDI To ì7b V-CCD 光電変換時間 To ≤Tb


[図11]


【図12】















【図14】







【図16】









【図22】

